Debian Electronics Simulation packages

GHDL è un compilatore e simulatore per VHDL, un linguaggio di descrizione di hardware. GHDL non è un interprete: permette di analizzare ed elaborare sorgenti per generare codice macchina dal proprio progetto. L'esecuzione di programmi nativi è l'unica via per avere simulazione ad alta velocità.

GHDL offre tre backend per generazione di codice macchina: uno basato su GCC, uno che usa la suite di compilazione LLVM e uno specifico per GHDL chiamato mcode. Sono disponibili, rispettivamente, nei pacchetti ghdl-gcc, ghdl-llvm e ghdl-mcode. Entrambi i backend GCC e LLVM creano codice altamente ottimizzato per prestazioni di simulazione eccellenti, mentre le simulazioni compilate con il backend GCC permettono anche il test della copertura di codice usando gcov. Il backend mcode crea codice con prestazioni minori, ma ciò è compensato da una compilazione molto più veloce. È perciò preferibile per progetti più piccoli senza simulazioni grandi o che durano a lungo.

È possibile installare più backend simultaneamente e selezionarli o invocando direttamente il GHDL desiderato (come ghdl-gcc, ghdl-llvm o ghdl-mcode) oppure fornendo una variabile d'ambiente GHDL_BACKEND (contenente gcc, llvm o mcode) quando si invoca ghdl.

Questo è un pacchetto di dipendenze che assicura che sia installato almeno un backend.

Gnucap è un simulatore di circuiti generico. Attua analisi non lineari in corrente continua e del transitorio, analisi di Fourier e analisi in corrente alternata linearizzate in un punto operativo. È interamente guidato da comandi e interattivo. Può anche girare in modalità batch o come server.

Questo pacchetto contiene un eseguibile principale e gnucap-modelgen.

gtkwave è un visualizzatore per file VCD (Value Change Dump) che sono solitamente creati da simulatori di circuiti digitali. Questi file non hanno nulla a che vedere con i Video CD!

Gwave è uno strumento per visualizzare dati analogici, come l'output di simulazioni Spice.

Gwave può leggere file "raw" da spice2G6, spice3F5 o ngspice e un formato ASCII tabulare adatto per l'uso con GnuCAP o altri strumenti auto-costruiti. Può anche leggere diversi file binari e ascii scritti per simulatori stile spice commerciali, come hspice, tspice e nanosim.

Supporta "pannelli" (griglie) multiple ciascuna con visualizzate variabili multiple. Sono disponibili due cursori a barra verticali per misure di differenze temporali. Possono essere caricati file multipli per comparare i risultati di diverse simulazioni.

IRSIM è uno strumento per simulare circuiti digitali. È un simulatore a livello di interruttore, cioè tratta i transistor come interruttori ideali. I valori di capacità estratta e di resistenza aggregata sono usati per rendere l'interruttore un pochino più realistico di quello ideale, usando le costanti di tempo RC per predire le tempistiche relative degli eventi.

Icarus Verilog è pensato per compilare tutti i Verilog HDL come descritto nello standard IEEE-1364. Non è ancora del tutto pronto. Al momento gestisce vari costrutti strutturali e comportamentali.

Il compilatore può usare come target una simulazione o un elenco delle connessioni (EDIF).

NGSpice è un simulatore di circuiti a livelli misti/segnali misti. Il suo codice è basato su tre pacchetti software open source: Spice3f5, Cider1b1 e Xspice. Gestisce modelli Verilog-A compilati attraverso l'interfaccia OSDI incorporata.

NGSpice fa parte del progetto gEDA, una suite GPL completa di strumenti per automazione di progettazione elettronica (Electronic Design Automation).

Oregano è un'applicazione GNOME per l'acquisizione e la stampa di circuiti elettronici. Può simulare i circuiti usando Gnucap, ng-spice o spice di Berkeley.

Simulide è un simulatore di circuiti elettronici in tempo reale pensato per la sperimentazione di hobbisti e studenti con semplici circuiti elettronici di uso generale e simulazione di microcontrollori PIC, AVR e Arduino.

TkGate è un editor e simulatore di circuiti digitali con un'interfaccia basata su Tcl/Tk. TkGate include un vasto numero di dispositivi incorporati, incluse porte logiche di base, memorie, tty e moduli per progettazione gerarchica. Il simulatore può essere controllato in modo interattivo o attraverso uno script di simulazione. Il contenuto della memoria può essere caricato da file ed è incluso un compilatore di microcodice/macrocodice (gmac) per creare file di memoria di tkgate a partire da una descrizione di alto livello. Il simulatore gestisce la simulazione continua, la simulazione passo-passo (con orologio o epoca) e punti di interruzione. I file salvati sono in formato simile a Verilog.

TkGate include anche svariati tutorial e circuiti di esempio che possono essere caricati attraverso il menu "Help". Gli esempi vanno da un semplice sommatore a 3 bit a livello di porte logiche fino ad una CPU a 16 bit programmata per giocare al gioco "Animals".

TkGate ha un'interfaccia multilingua con gestione di inglese, giapponese, francese e spagnolo.

Verilator è il più veloce simulatore libero di Verilog HDL e batte molti simulatori commerciali. Compila Verilog sintetizzabile (non codice per benchtest!), più alcune dichiarazioni PSL, SystemVerilog e Synthesis in codice C++ o SystemC. È progettato per vasti progetti in cui prestazioni veloci di simulazione sono di primaria importanza ed è specialmente adatto per generare modelli eseguibili di CPU per gruppi di progettazione di software embedded.

Cver is a full 1995 IEEE P1364 standard Verilog simulator. It also implements some of the 2001 P1364 standard features. All three PLI interfaces (tf_, acc_, and vpi_) are implemented as defined in the IEEE 2001 P1364 LRM.

Questo pacchetto contiene i collegamenti Python per il pacchetto GNU per analisi di circuiti.

Gnucap è un simulatore di circuiti generico. Attua analisi non lineari in corrente continua e del transitorio, analisi di Fourier e analisi in corrente alternata linearizzate in un punto operativo. È interamente guidato da comandi e interattivo. Può anche girare in modalità batch o come server.